Asynchroner Schaltkreis

Asynchrone Schaltkreise sind elektrische Schaltungen, die im Gegensatz zu synchronen Schaltkreisen ohne einen globalen Takt arbeiten. Bei einer rein synchronen Schaltung liegt das Taktsignal an allen Flip-Flops parallel an, d. h. alle Flip-Flops schalten zum gleichen Zeitpunkt. Bei asynchronen Schaltungen sind nicht alle Flip-Flops direkt mit dem gleichen Taktsignal verbunden. Das Taktsignal eines Flip-Flops kann hierbei beispielsweise das Ausgangssignal eines vorhergehenden Flip-Flops sein oder es kann das Ausgangssignal eines Logikgatters sein.

Diese Unterscheidung ist nicht relevant für Rechenwerke (engl. datapath) – diese brauchen generell kein Taktsignal – sondern nur für Steuerwerke (engl. controlpath).

Steuerwerke müssen ihren internen Zustand speichern können. In asynchronen Schaltkreisen wird dies entweder ebenfalls durch integrierte Signalspeicher in Form von Flip-Flops oder durch den Signalpegel der ein- und ausgehenden Signalleitungen von externen Singalspeichern gewährleistet. Man unterscheidet dabei zwischen externen Signalen, die von der Umgebung kontrolliert werden, und lokalen Signalen, die vom Schaltkreis selbst kontrolliert werden.

Änderungen am Signalzustand können bei asynchronen Schaltungen unabhängig voneinander bzw. nebenläufig erfolgen. Auf theoretischer Ebene kann dies durch Signal Transition Graphs (STGs) beschrieben werden, einer speziellen Form von Petri-Netzen.

In der praktischen Schaltungsentwicklung hat die Verwendung der asynchronen Schaltungstechnik in der Vergangenheit zunehmend an Bedeutung verloren. Bei einem synchronen Schaltungsdesign kann die Zeit für die Signalverzögerung und das Schalten der Flip-Flops meist recht gut ermittelt bzw. abgeschätzt werden. Bei der asynchronen Schaltungstechnik ist das meist nur mit sehr großem Aufwand möglich, da nachfolgende Schaltvorgänge jeweils vom genauen Schaltzeitpunkt des vorhergehenden Bauelements abhängig sein können. Weiterhin besteht bei den rein asynchronen Schaltungen das Risiko von Designfehlern und Schaltfehlern, da für die Bauelemente im realen Betrieb meist nur eine minimale Schaltdauer und eine maximale Schaltdauer spezifiziert ist und der tatsächliche Schaltzeitpunkt irgendwo innerhalb des spezifizierten Bereichs liegt. Hochkomplexe Schaltungen sind heute ausnahmslos als rein synchrone Schaltungen aufgebaut.

Siehe auch


Wikimedia Foundation.

Schlagen Sie auch in anderen Wörterbüchern nach:

  • Asynchroner Prozessor — Asynchrone Prozessorarchitektur beschreibt ein bisher noch wenig verbreitetes Design von Prozessoren, das ohne zentralen Taktgeber auskommt. Anstatt alle Bauelemente mit einem gemeinsamen Taktsignal zu versorgen, ist der Prozessor aus asynchronen …   Deutsch Wikipedia

  • Petri Netz — Ein Petri Netz ist ein mathematisches Modell von nebenläufigen Systemen. Es ist eine formale Methode der Modellierung von Systemen bzw. Transformationsprozessen. Die ursprüngliche Form der Petri Netze nennt man auch Bedingungs oder Ereignisnetz.… …   Deutsch Wikipedia

  • Petrienetz — Ein Petri Netz ist ein mathematisches Modell von nebenläufigen Systemen. Es ist eine formale Methode der Modellierung von Systemen bzw. Transformationsprozessen. Die ursprüngliche Form der Petri Netze nennt man auch Bedingungs oder Ereignisnetz.… …   Deutsch Wikipedia

  • Petrinetz — Ein Petri Netz ist ein mathematisches Modell von nebenläufigen Systemen. Es ist eine formale Methode der Modellierung von Systemen bzw. Transformationsprozessen. Die ursprüngliche Form der Petri Netze nennt man auch Bedingungs oder Ereignisnetz.… …   Deutsch Wikipedia

  • Taktloser Prozessor — Asynchrone Prozessorarchitektur beschreibt ein bisher noch wenig verbreitetes Design von Prozessoren, das ohne zentralen Taktgeber auskommt. Anstatt alle Bauelemente mit einem gemeinsamen Taktsignal zu versorgen, ist der Prozessor aus asynchronen …   Deutsch Wikipedia

  • Petri-Netz — Als Petri Netze werden Modelle diskreter, vorwiegend verteilter Systeme bezeichnet, die alle einigen wenigen, einfachen Prinzipien genügen. Diese Prinzipien hat der Informatiker Carl Adam Petri in den 1960er Jahren entwickelt. Heutzutage werden… …   Deutsch Wikipedia

  • CAS Latency Time — Dieser Artikel beschreibt den DRAM Chip. Für das mit diesen Chips aufgebaute DRAM Modul (ugs.: Speicherriegel), siehe Artikel Speichermodul. Dynamic Random Access Memory (DRAM), oder der halb eingedeutschte Begriff Dynamisches RAM, bezeichnet… …   Deutsch Wikipedia

  • Column Access Strobe Latency Time — Dieser Artikel beschreibt den DRAM Chip. Für das mit diesen Chips aufgebaute DRAM Modul (ugs.: Speicherriegel), siehe Artikel Speichermodul. Dynamic Random Access Memory (DRAM), oder der halb eingedeutschte Begriff Dynamisches RAM, bezeichnet… …   Deutsch Wikipedia

  • Column Address Strobe — Dieser Artikel beschreibt den DRAM Chip. Für das mit diesen Chips aufgebaute DRAM Modul (ugs.: Speicherriegel), siehe Artikel Speichermodul. Dynamic Random Access Memory (DRAM), oder der halb eingedeutschte Begriff Dynamisches RAM, bezeichnet… …   Deutsch Wikipedia

  • Cycle Length — Dieser Artikel beschreibt den DRAM Chip. Für das mit diesen Chips aufgebaute DRAM Modul (ugs.: Speicherriegel), siehe Artikel Speichermodul. Dynamic Random Access Memory (DRAM), oder der halb eingedeutschte Begriff Dynamisches RAM, bezeichnet… …   Deutsch Wikipedia

Share the article and excerpts

Direct link
Do a right-click on the link above
and select “Copy Link”