Boundary Scan Description Language

Die Boundary Scan Description Language (kurz: BSDL) ist eine Sprache zur Beschreibung von Boundary-Scan-Test-Fähigkeiten JTAG-kompatibler elektronischer Bauteile. Der Boundary-Scan-Test ist ein Testverfahren für elektronische Bauteile, mit dem defekte Bauteilpins oder defekte Verbindungen auf einer Leiterplatte festgestellt werden können. Ursprünglich definiert in 1149.1b-1994 „Supplement to IEEE Std 1149.1-1990, IEEE standard test access port and boundary-scan architecture” ist BSDL jetzt Teil des 1149.1-2001 „IEEE standard test access port and boundary-scan architecture”.

BSDL basiert auf einer vereinfachten VHDL-Sprachsyntax um zu beschreiben, über welche Boundary-Scan-Test-Fähigkeiten ein elektronisches Bauteil verfügt. Diese Beschreibung wird von den Herstellern als .bsdl-Datei zur Verfügung gestellt. Diese Dateien werden von Boundary Scan Tools dazu benutzt, um Testprogramme für Boundary-Scan-Tests auf Baustein- oder auf Leiterplattenebene zu generieren oder sie werden bei der Hardware-Fehlerdiagnose eingesetzt.

Eine BSDL-Datei enthält eine Auflistung aller im Baustein vorhandenen Boundary Scan-Zellen und beschreibt, wie diese mit den Bausteinpins verbunden sind, welche Funktion sie haben und wie sie in einem Boundary Scan Test eingesetzt werden können. Die BSDL-Datei enthält außerdem die von dem Baustein unterstützten JTAG-Befehle und ihre OpCodes. Oft sind auch noch Angaben über bei der Nutzung des JTAG-Ports zu beachtende Besonderheiten enthalten. Dies können zum Beispiel besondere Reset-Bedingungen sein.

Weblinks


Wikimedia Foundation.

Schlagen Sie auch in anderen Wörterbüchern nach:

  • Boundary scan description language — (BSDL) is a description language for electronics testing using JTAG. It has been added 1996 to the IEEE Std. 1149. Boundary Scan Description Language (BSDL) is a subset of VHDL that is used to describe how JTAG (IEEE 1149.1) is implemented in a… …   Wikipedia

  • Boundary scan description language — Le Boundary scan description language (BSDL) est un langage de description utilisé pour tester des puces électroniques grâce à un port JTAG. C est un sous ensemble du VHDL. Portail de l’informatique Catégorie  …   Wikipédia en Français

  • Boundary scan — is a method for testing interconnects (wire lines) on printed circuit boards or sub blocks inside an integrated circuit.The Joint Test Action Group (JTAG) developed a specification for boundary scan testing that was standardized in 1990 as the… …   Wikipedia

  • Joint Test Action Group — (kurz JTAG) bezeichnet den IEEE Standard 1149.1, der eine Ansammlung von Verfahren zum Testen und Debuggen von elektronischer Hardware direkt in der Schaltung beschreibt. Das heute prominenteste und gleichzeitig zuerst in JTAG implementierte… …   Deutsch Wikipedia

  • Joint Test Action Group — (JTAG) is the usual name used for the IEEE 1149.1 standard entitled Standard Test Access Port and Boundary Scan Architecture for test access ports used for testing printed circuit boards using boundary scan.JTAG was an industry group formed in… …   Wikipedia

  • BSDL — Die Boundary Scan Description Language (kurz: BSDL) ist eine Sprache zur Beschreibung von Boundary Scan Test Fähigkeiten JTAG kompatibler elektronischer Bauteile. Der Boundary Scan Test ist ein Testverfahren für elektronische Bauteile, mit dem… …   Deutsch Wikipedia

  • IEEE 1149.1 — JTAG steht für Joint Test Action Group und bezeichnet normalerweise den IEEE Standard 1149.1, der ein Verfahren zum Testen und Debuggen von elektronischer Hardware direkt in der Schaltung beschreibt. Der JTAG Standard entstand durch einen… …   Deutsch Wikipedia

  • JTAG — steht für Joint Test Action Group und bezeichnet normalerweise den IEEE Standard 1149.1, der ein Verfahren zum Testen und Debuggen von elektronischer Hardware direkt in der Schaltung beschreibt. Der JTAG Standard entstand durch einen… …   Deutsch Wikipedia

  • BSDL-файл — (англ. Boundary Scan Description Language)  это текстовый файл, написанный на VHDL подобном языке описания для периферийного сканирования, содержащий информацию об архитектуре регистров периферийного сканирования микросхемы. Является… …   Википедия

  • JTAG — JTAG, un acrónimo para Joint Test Action Group, es el nombre común utilizado para la norma IEEE 1149.1 titulada Standard Test Access Port and Boundary Scan Architecture para test access ports utilizada para testear PCBs utilizando escaneo de… …   Wikipedia Español

Share the article and excerpts

Direct link
Do a right-click on the link above
and select “Copy Link”