Universal Asynchronous Receiver Transmitter

Universal Asynchronous Receiver Transmitter, kurz UART (Aussprache: ʊəˡat oder ˡju art), ist ein elektronisches Bauelement, das zur Realisierung von digitalen seriellen Schnittstellen dient.

UART 8250 auf einer Leiterplatte. Im oberen Bildbereich sind die EIA-232-Schnittstellentreiber 1489/88 erkennbar.

Eine UART-Schnittstelle dient zum Senden und Empfangen von Daten über eine Datenleitung und bildet den Standard der seriellen Schnittstellen an PCs und Mikrocontrollern. Auch im industriellen Bereich ist die Schnittstelle mit verschiedenen Interfaces (z. B. EIA-232 – von früher als RS-232 bekannt – oder EIA-485) sehr verbreitet.

Die Daten werden als serieller digitaler Datenstrom mit einem fixen Rahmen übertragen, der aus einem Start-Bit, fünf bis maximal neun Datenbits, einem optionalen Parity-Bit zur Erkennung von Übertragungsfehlern und einem Stopp-Bit besteht. Um dem Empfänger eine Synchronisationszeit auf den Takt der empfangenen Daten einzuräumen, kann das Stopp-Bit auf das 1,5 oder 2-fache der normalen Übertragungszeit eines Bits verlängert werden. Das wird als 1,5 bzw. 2 Stopp-Bits bezeichnet.

Arten

Neben dem UART existieren weitere, auf dem UART basierende Schnittstellenbausteine. Übliche Bezeichnungen sind DUART, die Abkürzung steht für Dual Universal Asynchronous Receiver Transmitter, der zwei UARTs in einem einzelnen Mikrochip kombiniert. USART (Aussprache: ʊəˡsat oder 'ju sart) steht für Universal Synchronous/Asynchronous Receiver Transmitter und bietet die Möglichkeit einer zusätzlichen synchronen Datenübertragung. Zwischen 8-Bit-Controllern werden Daten häufig über UART-Interfaces ausgetauscht, die ohne Handshake, nur über Rx und Tx, nichtinvertiert mit TTL-Pegeln arbeiten. Praktisch alle neuen Mikrocontroller unterstützen diese nicht genormte, oft als CMOS-UART bezeichnete Schnittstelle.

Funktion

Der asynchrone serielle Datenstrom, wie ihn eine sog. CMOS-UART erzeugt (logisch 0 und 1). Das untere Diagramm zeigt die dazu invertierten Spannungspegel auf der EIA-232-Schnittstelle.

Die Besonderheit besteht darin, dass bei der asynchronen Betriebsweise kein eigenes Taktsignal auf einer Übertragungsleitung verwendet wird. Stattdessen synchronisiert sich der Empfänger über die Länge des Rahmens, vermittelt durch die Schaltflanke von Start- und Stopp-Bit, sowie die eingestellte Baudrate (welche in diesem Fall der Bitrate entspricht). Da der Beginn einer Übertragung mit dem Start-Bit zu beliebigen Zeitpunkten erfolgen kann, wird diese serielle Schnittstelle als asynchron bezeichnet. Um eine Synchronisation gewährleisten zu können, ist die Anzahl der übertragbaren Bits eingeschränkt. Bei einem längeren Datenstrom könnte die Synchronisation verloren gehen, was zu Fehlinterpretationen des Datenstromes und somit zu einer fehlerhaften Übertragung führen kann. Serielle Schnittstellen in synchroner Betriebsweise benötigen keinen Rahmen aus Start-/Stopp-Bits, sie stellen die Synchronität der Teilnehmer auf andere Weise sicher. Zum Beispiel, indem eine zusätzliche Taktleitung verwendet wird oder der Takt sich aus dem Leitungscode zurückgewinnen lässt.

Die asynchrone Übertragung findet in der Datenkommunikation bei der EIA-232-Schnittstelle Verwendung. Diese Schnittstelle weist eine vergleichsweise große Verbreitung auf. Ein UART erzeugt die auf der EIA-232-Schnittstelle zu übertragenden Datenbits und den dazu notwendigen Datenrahmen. Die eigentliche EIA-232-Schnittstelle besteht zusätzlich noch aus Pegelwandlern und weiteren Bauelementen wie Steckern, welche nicht mehr Teil eines UART sind.

Realisiert wird ein UART meist als Kommunikationsbaustein in Mikrocontrollern oder Computern, als eigenständige integrierte Schaltung, als Teilfunktion in Chipsätzen, in Form von Hardwarebeschreibungssprachen für die Integration in Field Programmable Gate Arrays (FPGAs), oder als sogenanntes „Software-UART“, das nur durch eine Programmabfolge vorliegt und bestimmte Ein-/Ausgabepins direkt ansteuert. Die zu übertragenden bzw. die empfangenen Daten werden an den UART meist in paralleler Form, beispielsweise über einen parallelen Datenbus, geliefert.

Die Geschichte der UARTs ist eng verbunden mit der Standardisierung der Datenkommunikation der EIA-232. Waren die ersten UARTs für Datenübertragungsraten von wenigen hundert Bit/s und den Anschluss an Modems vorgesehen, so erreichten sie in späteren Jahren als eigenständige Chips mehrere Megabit pro Sekunde.

Ein UART-Baustein, der über viele Jahre in handelsüblichen PCs als eigenständiger Baustein verwendet wurde, ist der von National Semiconductor entwickelte UART 8250 und seine kompatiblen Nachfolger 16450 und 16550. Der 16550 umfasst neben dem Empfangs-/Sendeteil als Erweiterung auch einen FIFO-Pufferspeicher, der das Überlaufen des Empfangspuffers bei hohen Bitraten minimiert. Zudem wird damit der steuernde Prozessor weniger oft von Interrupts unterbrochen, was die Effizienz des Programmablaufes erhöht. Seit Mitte der 1990er Jahre werden UART-Controller in PCs kaum noch als eigenständige integrierte Schaltungen eingesetzt, da die seriellen Schnittstellen im Chipsatz (Southbridge) des Mainboards untergebracht sind.

Im Bereich des 'Embedded Processing', d. h. bei kleinen 8-Bit-Mikrocontrollern, die als Cent-Artikel aus Fernbedienungen, Fernsehern, Kühlschränken, Waschmaschinen, Steuerungen, Sensoren, Flugzeugen, Eisenbahnen, PKW oder Nachtlichtern nicht mehr wegzudenken sind, hat sich eine stark vereinfachte UART-Variante verbreitet. Die als sog. CMOS-UART bezeichnete Variante besitzt nur Tx- und Rx-Leitung und arbeitet auf TTL-Pegeln mit 5 Volt Betriebsspannung und nichtinvertierten Pegeln. Logisch 1 entspricht bei der CMOS-UART dem hohen Spannungspegel (high), logisch 0 dem niederen (low). Als virtueller COM-Port (VCP) durchtunnelt dieses Übertragungsprotokoll den USB-Bus oder auch das Ethernet.

Weblinks

• Die serielle Schnittstelle – Grundlagen
• Datenblatt des 16550D UART (engl.)
• CMOS-UART und RS232 in modernen Mikrocontrollern
• 16550 UART core – Quelloffene und unter GPL stehende Implementierung eines 16550 in Verilog zur Integration in FPGAs.