Silizium-Durchkontaktierung

Unter dem Begriff Silizium-Durchkontaktierung (englisch through-silicon via, TSV) versteht man in der Halbleitertechnik eine meist vertikale elektrische Verbindung aus Metall (engl. vertical interconnect access, VIA) durch ein Silizium-Substrat (Wafer, Chip). Die TSV-Technologie ist eine vielversprechende Möglichkeit zur Realisierung elektrischer Verbindungen zwischen Teilchips bei der 3D-Integration von zukünftigen integrierten Schaltkreisen (IC).

Anwendung

Bei einem 3D-integrierten Schaltkreis (3D-IC) handelt es sich um einen integrierten Schaltkreis, der aus einem vertikalen Stapel von abgedünnten Einzelchips besteht. Er erscheint nach außen wie ein monolithischer Schaltkreis, ist aber streng genommen eher ein Hybridschaltkreis der deutlich stärker integriert als typische Hybridschaltkreise. Insgesamt möchte man mit dieser 3D-Integration eine noch höhere Funktionalität der ICs bei gleicher Gehäusegrundfläche erreichen. Die Durchkontaktierung mit Hilfe von TSVs verbindet die einzelnen Chipebenen im 3D-ICs. TSV stellt dabei die derzeit aussichtsreichste Technik dar, um die hohen Anforderungen (kurz, robust, usw.) an die elektrischen Pfade zu realisieren, siehe auch ITRS 2009^[1].

Eine weitere Anwendung sind sogenannte 3D-Gehäuse (System-in-Package, Multi-Chip-Modul, etc.), sie enthalten zwei oder mehr ICs, die platzsparend vertikal gestapelt sind. Eine alternative Variante eine 3D-Gehäuses ist IBMs „Silicon Carrier Packaging Technology“, bei der die ICs nicht gestapelt werden, sondern ein Trägersubstrat mit TSVs versehen wurde und genutzt wird, um mehrere ICs in einem Gehäuse miteinander zu verbinden. Anderes als in den meisten 3D-Gehäusen werden die gestapelten Chips daher nicht durch elektrische Verbindungen an den Seiten verdrahtet; Verdrahtungstechnik erhöht etwas die Länge und Breite des Pakets und erfordert in der Regel eine zusätzliche „Interposer“-Schicht zwischen den Chips. Die Verdrahtung über TSVs wurden diese Verdrahtung über die Seiten gegen Durchkontaktierungen ausgetauscht, um die vertikalen Verbindungen über die Chipfläche verteilt herzustellen. Vorteile sind vor allem robustere Verbindungen und nochmals reduzierte Bauhöhen. Nachteilig kann der Verlust an Chipfläche durch die zusätzlichen TSVs sein. Diese Technik wird manchmal auch als Through-Silicon Stacking oder Thru-Silicon Stacking (TSS) bezeichnet.

Liste von Patenten zum Thema TSV

• Patent US7683459: bonding method for through-silicon-via based wafer stacking.
• Patent US7633165: Introducing a Metal Layer Between Sin and Tin to Improve CBD Contact Resistance for P-TSV.

Quellen

• http://www.appliedmaterials.com/products/producer_avila_4.html?menuID=12_3_3
• Applied Materials Leads the Way to Enable TSV Interconnects for 3D Chip Stacking. Business Wire, 12. Juli 2010 (Pressemeldung von Applied Materials)

Literatur

• Vasilis F. Pavlidis, Eby G. Friedman: Three-dimensional integrated circuit design. Morgan Kaufmann, 2009, ISBN 9780123743435, S. 48ff (In dem Buch finden sich neben anschaulichen Abbildungen zu TSV auch gute Abbildungen zu den anderen 3D-Integrationsverfahren, Eingeschränkte Vorschau in der Google Buchsuche).

Weblinks

• Through-Silicon Via 3D Integration. Applied Materials, 25. Januar 2010.

Einzelnachweise

1. ↑ Wafer Level Through Silicon Via (TSV) for 3D Integration. In: International Technology Roadmap for Semiconductors 2009 Edition. Assembly and Packaging. 2009, S. 18–19 (PDF).